广告招募

如何降低噪音和电磁干扰

2025年10月16日 09:30:00      来源:长沙艾克赛普仪器设备有限公司 >> 进入该公司展台      阅读量:3

分享:

降低噪声与电磁干扰的一些经验。
 
(1) 能用低速芯片就不用高速的,高速芯片用在关键地方。
 
(2) 可用串一个电阻的办法,降低控制电路上下沿跳变速率。
 
(3) 尽量为继电器等提供某种形式的阻尼。
 
(4) 使用满足系统要求的频率时钟。
 
(5) 时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。
 
(6) 用地线将时钟区圈起来,时钟线尽量短。
 
(7) I/O驱动电路尽量靠近印刷板边,让其尽快离开印刷板。对进入印制板的信号要加滤波,从高噪声区来的信号也要加滤波,同时用串终端电阻的办法,减小信号反射。
 
(8) MCD无用端要接高,或接地,或定义成输出端,集成电路上该接电源地的端都要接,不要悬空。
 
(9) 闲置不用的门电路输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端。 
 
(10) 印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。
 
(11) 印制板按频率和电流开关特性分区,噪声元件与非噪声元件要距离再远一些。
 
(12) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能承受的话用多层板以减小电源,地的容生电感。
 
(13) 时钟、总线、片选信号要远离I/O线和接插件。
 
(14) 模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟。
 
(15) 对A/D类器件,数字部分与模拟部分宁可统一下也不要交叉。
 
(16) 时钟线垂直于I/O线比平行I/O线干扰小,时钟元件引脚远离I/O电缆。
 
(17) 元件引脚尽量短,去耦电容引脚尽量短。
 
(18) 关键的线要尽量粗,并在两边加上保护地。高速线要短要直。
 
(19) 对噪声敏感的线不要与大电流,高速开关线平行。
版权与免责声明:
1.凡本网注明"来源:全球供应商网"的所有作品,版权均属于全球供应商网,转载请必须注明全球供应商网。违反者本网将追究相关法律责任。
2.企业发布的公司新闻、技术文章、资料下载等内容,如涉及侵权、违规遭投诉的,一律由发布企业自行承担责任,本网有权删除内容并追溯责任。
3.本网转载并注明自其它来源的作品,目的在于传递更多信息,并不代表本网赞同其观点或证实其内容的真实性,不承担此类作品侵权行为的直接责任及连带责任。其他媒体、网站或个人从本网转载时,必须保留本网注明的作品来源,并自负版权等法律责任。 4.如涉及作品内容、版权等问题,请在作品发表之日起一周内与本网联系。